Ingénieur vérification H/F
France, Antibes - Référence : 1366111
Originellement mis en ligne le 9 octobre 2023 - Remontée le 16 avril 2024 par Hays IT (+ d'offres)
HAYS
Type de contrat :CDI
Métier :Ingénieur validation
Niveau d'étude requis :BAC+5 ou plus
Expérience :5 ans minimum
Type d'entreprise :Autre type d'entreprise (client final)
Localisation :France, Antibes
Salaire :de 52 000 €/an à 68 000 €/an
Télétravail :Télétravail partiel
Poste à pourvoir
Afin de renforcer les équipes internes de notre client, nous recherchons un profil Ingénieur vérification. Fondée il y a plusieurs années par des experts de l'électronique et de la sécurité, l'entreprise est au cœur des produits numériques les plus sophistiqués au monde. Leurs plateformes logicielles sont implémentées dans 250 milliards de puces. Leurs processeurs, évolutifs et économes en énergie, sont conçus pour être utilisés dans nos smartphones, appareils photos, consoles de jeux ou voitures.
Le groupe définit et développe des méthodes d'implémentation innovantes pour les conceptions des processeurs.
Dans un environnement international, vous êtes en charge de valider des nouveaux concepts, qui alimentent des milliards d'appareils, sur les puces de test SoC.
Vos missions sont les suivantes :
Rédiger des plans de vérification,
Implémenter et exécuter les cas de tests,
Innover et déployer de nouvelles techniques de vérification d'adresse IP au niveau RTL,
En collaboration avec l'équipe de conception, améliorer la conception RTL,
Rédiger des rapports de vérification.
Le groupe définit et développe des méthodes d'implémentation innovantes pour les conceptions des processeurs.
Dans un environnement international, vous êtes en charge de valider des nouveaux concepts, qui alimentent des milliards d'appareils, sur les puces de test SoC.
Vos missions sont les suivantes :
Rédiger des plans de vérification,
Implémenter et exécuter les cas de tests,
Innover et déployer de nouvelles techniques de vérification d'adresse IP au niveau RTL,
En collaboration avec l'équipe de conception, améliorer la conception RTL,
Rédiger des rapports de vérification.
Profil recherché
Ce qu'il vous faut pour réussir :
Diplôme en Master en Electronique ou Informatique,
Minimum 5 ans d'expérience en Architecture et mise en œuvre d'environnements de vérification,
Connaissance du SystemVerilog et de la méthodologie UVM,
Maîtrise d'un langage de description matérielle (Verilog ou VHDL),
Bonnes compétences en script (Python, Perl…),
Connaissance des outils et processus pour développer des bancs d'essai,
Bonnes compétences relationnelles et de communication,
Très bon niveau d'anglais (niveau B2/C1),
Les avantages :
Salaire brut sur 12 mois selon expérience,
25 jours de congés annuels,
11 jours de RTT,
Possibilité de travailler en hybride,
Des locaux très récents,
Cadre de travail très agréable.
Diplôme en Master en Electronique ou Informatique,
Minimum 5 ans d'expérience en Architecture et mise en œuvre d'environnements de vérification,
Connaissance du SystemVerilog et de la méthodologie UVM,
Maîtrise d'un langage de description matérielle (Verilog ou VHDL),
Bonnes compétences en script (Python, Perl…),
Connaissance des outils et processus pour développer des bancs d'essai,
Bonnes compétences relationnelles et de communication,
Très bon niveau d'anglais (niveau B2/C1),
Les avantages :
Salaire brut sur 12 mois selon expérience,
25 jours de congés annuels,
11 jours de RTT,
Possibilité de travailler en hybride,
Des locaux très récents,
Cadre de travail très agréable.