IdentifiantMot de passe
Loading...
Mot de passe oublié ?Je m'inscris ! (gratuit)
Le poste correspondant à cette offre d'emploi a été pourvu.

Ingénieur design physique ASIC (flot RTL2GDS) (H/F)

Ile de France, Les Clayes-sous-bois (78340) - Référence : 110287-29685744
Mis en ligne le 19 mars 2019 par Rosalie Calvert (+ d'offres)
Atos
Type de contrat :CDI
Métier :Ingénieur développement matériel électronique
Type d'entreprise :Autre type d'entreprise (client final)
Localisation :Ile de France, Les Clayes-sous-bois (78340)
Salaire :de 45 000 €/an à 65 000 €/an
Télétravail :Télétravail partiel
Envoyer une candidature

Poste à pourvoir

Atos est le leader européen du High Performance Computing et délivre des solutions de Calcul Haute Performance parmi les plus performantes au monde afin de résoudre les problèmes scientifiques les plus complexes d'aujourd'hui et de demain.

Au sein de la R&D, l'équipe ASIC compte 70 personnes, avec une expérience reconnue en conception et intégration de circuits ASIC complexes.
Dans le cadre du développement de nos prochaines générations d'ASIC, nous recherchons un Ingénieur en implémentation physique qui participera à la mise en place et au support du flot RTL2GDS dans les technologies les plus avancées (7nm et 16nm).
Le poste peut-être basé en Ile de France (78) ou à Sophia Antipolis.

Vos missions :

* Collaborer avec l'équipe "Libraries & RTL-to-GDS Flow" pour le développement et l'évolution de nos flots de dataprep et d'implémentation physique pour les n?uds technologiques avancés (FinFET 16nm, 7nm et moins)
* Participer à l'élaboration, l'évolution et le partage d'un ensemble de recommandations à destination des équipes de design logique et physique ASIC pour leur assurer une convergence plus rapide en termes de performance et de congestionTaille maximale des blocs permettant des temps d'exécution optimaux (nombre d'instances, nombre de registres, de mémoires?)
* Structure de distribution d'horloge (clock-tree, clock-mesh ou hybride)
* Distance maximale entre deux répéteurs (déterminée par simulation Spice) ?
* Participer à la définition d'un ensemble de critères d'acceptance (checklists) permettant d'estimer la qualité des livraisons entre les équipes de design logique et physique ASIC (de design logique vers design physique bloc, et, de design physique bloc vers design physique top)
* Participer à l'élaboration et l'évolution d'outils de suivis permettant la visualisation de l'évolution de la qualité des livraisons entre les équipes de design logique et physique ASIC
* Former et aider les membres des équipes de design logique et physique ASIC à tirer le meilleur parti de nos flots d'implémentation

Profil recherché

Niveau d'études souhaité : Bac + 5
Expérience souhaitée : 5 - 7 ans

De formation supérieur bac + 5 de type école d'ingénieur/Master en micro-électronique/conception de circuits intégrés, vous justifiez d'une expérience de 5 ans minimum en implémentation physique d'ASIC dans les technologies avancées (de préférence FinFET) : synthèse, placement/routage, distribution d'alimentation et horloges, analyse de congestion, convergence timings, vérification physique, ECO.

Vous maîtrisez les environnements / technologies suivants :

* Outils d'implémentation physique orientés ASIC de chez Synopsys ou Cadence (Design Compiler, ICC2, Innovus)
* Langage TCL
* Langage Perl et/ou Python
* Outil de gestion des révisions de fichiers (Git?)
* Connaissance en Verilog et/ou SystemVerilog

Anglais courant (écrit et oral, coopération avec des ingénieurs anglophones)

Description de la société

Atos est l'un des leaders mondiaux de la transformation numérique avec 120 000 collaborateurs dans 73 pays et un chiffre d'affaires annuel de 13 milliards d'euros. N°1 européen et acteur mondial majeur du Cloud, de la Cybersécurité et du Calcul Haute Performance, Atos est le partenaire informatique mondial des Jeux Olympiques et accompagne des clients dans tous les secteurs d'activité. Pour plus d'informations, rendez-vous sur atos.net.

Envoyer une candidature