Le poste correspondant à cette offre d'emploi a été pourvu.
Ingénieur implémentation physique d'ASIC
Ile de France, CORPORATE (78340) - Référence : 105404-29209433
Mis en ligne le 21 janvier 2019 par Rosalie Calvert (+ d'offres)
Atos
Type de contrat :CDI
Métier :Ingénieur développement matériel électronique
Type d'entreprise :Autre type d'entreprise (client final)
Localisation :Ile de France, CORPORATE (78340)
Salaire :de 45 000 €/an à 65 000 €/an
Télétravail :Télétravail partiel
Poste à pourvoir
Depuis plus de 15 ans, les équipes de R&D de Bull-Atos Technologies développent certains des supercalculateurs les plus puissants au monde.
Dans le cadre du développement de nos prochaines générations d'ASIC, nous recherchons un ingénieur en implémentation physique de blocs au sein de l'équipe dédiée à la conception des circuits intégrés pour les systèmes conçus par Bull-Atos Technologies.
L'équipe compte autour de 70 personnes, avec une expérience reconnue en conception et intégration de circuits ASIC complexes.
Le poste peut-être basé aux Clayes-sous-Bois (78) ou à Sophia Antipolis (06)
Vos missions :
* Travail en collaboration avec l'équipe design logique ASIC pour des études de faisabilité, et exploration des compromis PPA (Power, Performance & Area) pour des blocs constituant les circuits intégrés
* Activité de Floorplanning au niveau blocs (taille et forme des blocs, emplacement des ports d'entrées-sorties, emplacement des mémoires)
* Conduite du flow d'implémentation physique sur les blocs : synthèse topographique, placement des standard cells, construction du réseau d'horloge, routage des signaux, analyse de la congestion, convergence timing, chip finishing, optimisation de la consommation, vérifications physiques (DRC, LVS, antenna, electromigration power et signaux), analyse statique des timings sign-off, implémentation d'ECO, vérification formelle
Dans le cadre du développement de nos prochaines générations d'ASIC, nous recherchons un ingénieur en implémentation physique de blocs au sein de l'équipe dédiée à la conception des circuits intégrés pour les systèmes conçus par Bull-Atos Technologies.
L'équipe compte autour de 70 personnes, avec une expérience reconnue en conception et intégration de circuits ASIC complexes.
Le poste peut-être basé aux Clayes-sous-Bois (78) ou à Sophia Antipolis (06)
Vos missions :
* Travail en collaboration avec l'équipe design logique ASIC pour des études de faisabilité, et exploration des compromis PPA (Power, Performance & Area) pour des blocs constituant les circuits intégrés
* Activité de Floorplanning au niveau blocs (taille et forme des blocs, emplacement des ports d'entrées-sorties, emplacement des mémoires)
* Conduite du flow d'implémentation physique sur les blocs : synthèse topographique, placement des standard cells, construction du réseau d'horloge, routage des signaux, analyse de la congestion, convergence timing, chip finishing, optimisation de la consommation, vérifications physiques (DRC, LVS, antenna, electromigration power et signaux), analyse statique des timings sign-off, implémentation d'ECO, vérification formelle
Profil recherché
Niveau d'études souhaité : Bac + 5
Expérience souhaitée : 4 - 5 ans
Votre profil :
De formation supérieure bac + 5 type diplôme d'ingénieur ou cycle universitaire équivalent, avec une spécialisation en micro-électronique/conception de circuits intégrés, vous justifiez d'une expérience de 4 ans minimum en implémentation physique d'ASIC dans les technologies avancées :
synthèse, placement/routage, distribution d'alimentation et horloges, analyse de congestion, convergence timings, vérification physique, ECO
Vous maitrisez les outils d'implémentation physique orientés ASIC de chez Synopsys ou Cadence (Design Compiler, ICC2, Innovus) ainsi que le langage TCL.
Vous maitrisez le langage Perl et/ou Python ainsi qu'un outil de gestion des révisions de fichiers (Git?)
Vous connaissez le langage Verilog et/ou SystemVerilog.
Anglais courant (écrit et oral, coopération avec des ingénieurs anglophones)
Une expérience en clock domains crossing, écriture de contraintes, flow UPF et/ou CPF (power intent), equivalence checking et implémentation d'IP de type DDR ou PCIe seront un plus.
Expérience souhaitée : 4 - 5 ans
Votre profil :
De formation supérieure bac + 5 type diplôme d'ingénieur ou cycle universitaire équivalent, avec une spécialisation en micro-électronique/conception de circuits intégrés, vous justifiez d'une expérience de 4 ans minimum en implémentation physique d'ASIC dans les technologies avancées :
synthèse, placement/routage, distribution d'alimentation et horloges, analyse de congestion, convergence timings, vérification physique, ECO
Vous maitrisez les outils d'implémentation physique orientés ASIC de chez Synopsys ou Cadence (Design Compiler, ICC2, Innovus) ainsi que le langage TCL.
Vous maitrisez le langage Perl et/ou Python ainsi qu'un outil de gestion des révisions de fichiers (Git?)
Vous connaissez le langage Verilog et/ou SystemVerilog.
Anglais courant (écrit et oral, coopération avec des ingénieurs anglophones)
Une expérience en clock domains crossing, écriture de contraintes, flow UPF et/ou CPF (power intent), equivalence checking et implémentation d'IP de type DDR ou PCIe seront un plus.
Description de la société
Atos est l'un des leaders mondiaux de la transformation numérique avec 120 000 collaborateurs dans 73 pays et un chiffre d'affaires annuel de 13 milliards d'euros. N°1 européen et acteur mondial majeur du Cloud, de la Cybersécurité et du Calcul Haute Performance, Atos est le partenaire informatique mondial des Jeux Olympiques et accompagne des clients dans tous les secteurs d'activité. Pour plus d'informations, rendez-vous sur atos.net.